Skip to content
Messy Notes
TLB
GitHub
Messy Notes
GitHub
Welcome To Messy Notes
Arch
Arch
XS Arch simple
芯片架构设计
ARM Training Day1
ARM Training Day2
RISCV原子操作
Cache之我见
chiplet
计算机体系结构量化研究方法
hotchip33
numa架构
乱序CPU的寄存器重命名(Register Renaming)机制
ROB模块
超标量处理器设计
一个微架构设计引发的思考
TLB
TLB
Table of contents
ASID与TLB
各家向量指令扩展
Hotchip33
Hotchip33
hotchip33
C
C
搞清楚各种cast
补码经典案例
C++操作符重载
c++ parameter pack
GCC 工具及相关介绍
符号扩展
引用，左值，右值
makefile语法
多线程编程
如何写一个又高效又美观的reverse
C++ STL容器
Chisel
Chisel
chisel
rocket chip分析
sbt
scala
Debug
Debug
objcopy
Deeplearning
Deeplearning
Bert(Bidirectional Encoder Representations from Transformers)
deeplearning
one-hot
Design patterns
Design patterns
design-patterns
Ic
Ic
AXI4
硬件三角函数算法CORDIC
ESL
IC设计与开发流程
PCIE
QEMU
模拟器之我见
再谈模拟器
TLM
USB
Linux
Linux
arm linux 内核模块加载过程详解
Kernel status
transplant LZMA compression algo from linux2.6.32 to linux2.6.29
Linux的同步和互斥机制
linux系统调用
Mcu
Mcu
ADS7843 无中断响应问题定位
stm32f207 emwin + freertos 调试过程问题简要记录
f_readdir 在使用长文件名时的问题
LPC1114 使用USER命令实现hex转bin
Misc
Misc
学习技巧
Latex
基于linux 的 PCI & PCIe 总线分析总结
摄影与视听基础理论
pytest测试框架
RandomX 简介
My Road Map
shell 小点总结
Skiing
Vlog
Words
工作总结2019.04～2021.04
XMR
Python
Python
python 虚拟环境及依赖
numpy 使用softfloat的方法
python
Riscv
Riscv
RISC-V
LA指令的理解
OpenSBI
PMA
RISCV向量扩展实现
riscv-torture 总结
RISCV虚拟内存管理
wfi遇到的问题
Simulator
Simulator
DDR and DRAMSim3
gem5的SE模式
GEM5 设计与实现分析
Gem5 Introduction
Gem5指令集框架解析
O3CPU 代码分析
单核双发射5级流水CPU的IPC性能分析
simpleScalar解析
从spike分析一款模拟器的设计与实现
利用Trace进行性能分析
Smt pnp
Smt pnp
SMT-PNP 笔记
Tools
Tools
ATP(Adaptive Traffic Profiles)
cache大小测试工具
使用chrome-tracing工具查看性能分析log
自动化部署之gitlab.ci 和 crontable
engine
git 钩子与自动编码风格检查
git技巧
使用llvm-symbolizer查找符号
How to use markdown with vscode
移动硬盘 Ubuntu挂载问题
linux性能统计工具使用总结
protobuf
screen
评估DDR通道数
vscode
WSL
Tvm
Tvm
directory-structure
Node-SubSystem
runtime
tvm
Verilog
Verilog
一种round_robin算法实现
verilog第一篇
verilog第二篇
verilog 第三篇
Table of contents
ASID与TLB
TLB
¶
ASID与TLB
¶